国产工艺硅验证SerDes IP如何助力PCIe产业加速前行？
来源：爱集微 时间：2023-10-7
在算力为王的时代，5G、AI、物联网、自动驾驶等应用场景全面开花，各类xPU和FPGA大行其道，对高速接口技术也提出了更高的要求。作为能满足众多场景需求的高速接口标准，PCIe广泛应用的同时，也不断随应用发展进行着迭代更新。
据市场调研机构恒州诚思预计，2019-2024年期间，全球PCIe集成电路市场规模预计将以每年约8.6%的速度增长，到2024年达到约357亿美元。
PCIe的热潮也带动了IP市场走高。众所周知，IP在半导体上游扮演着重要角色，可简化芯片设计、缩短研发周期、降本增效。接口IP作为IP第二大品类，随着芯片规模和复杂度的不断提升市场增势显著，预计到2026年将达到30亿美元。更重要的是，在芯片国产化大潮的驱动之下，一个新命题也随之而来：SerDes等接口IP主流品类，在势在必行的国产研发创新与落地应用中，如何助力PCIe产业加速前行？
通过推出自主研发并成功实现国产工艺硅验证的SerDes IP，本土厂商牛芯半导体给出了自己的答案。
SerDes IP国产化大有可为 本土厂商应对多重挑战
提及国产替代，业界一般将目标锁定于CPU、GPU、存储器等高端芯片。但牛芯半导体技术支持工程师何鑫指出，接口IP存在着较高的技术壁垒，目前仍由国外巨头占据主导地位，国产化率不足10%，在供应链安全和信息安全方面时刻面临“卡脖子”的风险。而从产业链价值上看，接口IP国产化不仅可发挥设计厂商的成本优势，让供应链趋于稳定，更重要的是还可保障信息安全。可以说，芯片国产化的进程中，接口IP在实用性和战略意义上拥有着并不亚于CPU、GPU等高端芯片的地位。
近年来，PCIe标准不断迭代演进。从发展历程来看，PCIe标准于2001年提出，2003年发布了1.0版本，数据传输率为2.5GT/s，2022年初发布的PCIe 6.0版本已经达到64GT/s。20年来，PCIe的内部技术已然翻天覆地。值得注意的是，2017年之后，PCIe标准几乎每两年就更新一次，更新速度明显加快，这也得益于高性能计算、AI、自动驾驶等应用蓬勃发展的驱动。从应用市场来看，当前PCIe4.0已大范围实现商用，一些行业嗅觉敏锐的主流厂商已先行开发PCIe5.0，而且PCIe6.0的标准业已发布，相应的技术指标也更加严苛。SerDes技术是PCIe应用中数据完整性和准确性的重要保证，PCIe接口在5G通信、Al、网络交换、服务器等领域应用提速，无疑对本土IP厂商的SerDes研发与创新提出了多重挑战。
何鑫对此详细解释，为适应生成式AI、高性能计算、高速网络交换等一批新兴涌现的数字应用场景，SerDes IP需有相应的能力以支持更高的带宽和速率，并在PPA指标层面尽力达成性能、功耗和面积三者平衡的最优解。此外，鉴于SerDes IP及其市场具有一定的独特性，一些诸如自适应灵活性、低成本和低延迟、抗干扰性以及设计周期缩短、高附加值服务等细化的考量指标，均需要IP厂商在架构技术、技术支持上做到全面应对。
无疑，这些要求也侧面说明了SerDes IP的技术壁垒较高，但在产品高速增长以及巨大本土市场的支撑下，国产接口IP也迎来了突破的契机。“尤其是国内IP厂商经过多年深耕，在性能指标方面可与国际一流水平媲美，并在技术支持、定制化服务等方面更具本土化优势。”何鑫乐观指出。
一个有力的佐证是随着作为PCIe接口芯片标配的SerDes IP需求日益旺盛，牛芯半导体持续深耕、凌厉出招，推出了国产14/12nm工艺线上首款超高速、高规格的28Gbps SerDes IP，可支持PCIE/SATA/SAS等单协议或多协议Combo，能为PCIe国产化提供优势明显的解决方案。
联合牛芯半导体DDR技术的强势优势，其集成RISC-V以及SerDes/DDR系统的测试芯片已经过硅验证，在PCIe兼容性测试、国内外主流CPU平台联调测试方面均取得了稳定而可靠的测试结果。
实现国产工艺硅验证 自研SerDes IP优势显著
要在细分赛道开辟新开地，必然要有自己的“绝活”。
何鑫强调，牛芯半导体研发的28Gbps SerDes IP具有显著的复合优势，不仅能支持如PCIe、Rapid IO、以太网以及USB等多种协议，还具有高度的可配置性，速率频点覆盖全面，功耗表现出色，定制化设计服务可满足适配层灵活切换、多协议可配的设计要求。在同一工艺节点下，牛芯半导体SerDes IP产品的性能不逊于国际一流厂家。
更值得一提的是，牛芯半导体的28Gbps SerDes IP已成功实现了国产工艺硅验证。何鑫解读说，IP验证包括EDA仿真验证、原型验证和硅验证三种，硅验证是其中相对而言难度最高的一种，存在设计周期长，流片、封测等投入成本高等门槛。
牛芯半导体的28Gbps SerDes IP基于丰富的技术经验积淀，经过持续优化和迭代，实现了在国产工艺高难度验证层面的“通关”，也意味着该产品已具备成熟稳定的量产能力，能有效助力国内IC设计公司解决后顾之忧。
产品在技术上的层层突破为客户带来了多重利好，一方面可帮助客户缩短设计周期，另一方面可为客户降低成本。28G SerDes技术是有线与无线通信应用中的关键互联技术，通过实现技术上自主可控，客户可避开国外供应的牵制，进一步对行业整体的供应链稳定、成本控制、信息安全方面都起到了良好的推动作用。而从应用结果来看，产品目前已在诸多应用领域取得市场认可，获得国内多家通信、5G、网络交换以及处理器等领域的客户认可采用，并已与商业客户联合拓展到多个工艺平台，以实际行动助力数字中国建设。
牛芯半导体能在“少人区”闯出一片新高地，既得益于其前瞻布局与技术积累，也归功于其高价值的定制设计服务和技术支持。着眼于客户的定制化设计需求，牛芯半导体在保证IP产品高质量稳定交付的同时，还着力为客户解决芯片架构方面的布局、仿真、封装等关键环节提供全方位的增值服务，包括子系统验证、兼容性测试等，秉持着“以客户为中心”的服务理念，以差异化、特色化的IP解决方案探索构建国产IP厂商市场竞争优势。
未来持续积极布局 聚焦先进工艺与架构升级
在多重因素影响下，PCIe的应用将向新的范式扩展。何鑫指出，随着PCIe成为构建速度更快和更多互连系统的核心，诸多新兴的互连标准也在PCIe的基础上建立起来，如CXL、NVMe等都扩展了PCIe，进一步扩大了PCIe的适配性和兼容性。同时，PCIe标准小组已成立光学工作组，致力于通过光学接口实现 PCIe的连接和传输，光连接将成为PCIe架构的重要进步和创新。
大算力时代到来，让接口IP发挥的作用越来越重要。面向持续的演进，牛芯半导体在SerDes IP方面一直在积极布局更先进制程和更高速率的产品。目前，公司已完成28Gbps以下SerDes产品量产，结合实际应用场景推出SerDes+ DDR IP解决方案，已成功对接多款国产CPU、DDR/LPDDR颗粒。在此基础上，32Gbps PCIE5.0的研发工作进展迅速。此外，牛芯半导体也在向车规市场纵深拓展，正在研发基于PAM-4架构的超高速SerDes IP。
“速率提高部分依赖于工艺的提高，随着标准的演进，先进工艺将势在必行。”何鑫提到，“从工艺的角度出发，之前牛芯的产品采用14nm或以下节点，在开发更先进的PCIe6.0 IP层面，将进一步提升工艺水平。
从架构角度出发，何鑫认为，随着速率的提升将产生新的一些拓扑结构，以控制信号和数据完整性。如PCIe5.0相比PCIe4.0依旧采用NRZ的技术，更改了EIEOS和数据比特率定义，而PCIe 6.0采用全新的PAM4，将取代PCIe 5.0 NRZ。针对这一趋势，牛芯也会全面整合和全力创新应对。
不止如此，何鑫进一步介绍，牛芯半导体将在加快设计周期和兼容性NVME、CXL层面来提升作战力，同时着力为客户提供更多的定制化设计。
在接口IP领域，牛芯半导体已具备全平台覆盖的技术优势，包括180nm~7nm SerDes +DDR 接口IP平台，结合ADC/DAC、PLL、PMU等IP技术能力，与CPU、Digital IP等伙伴保持稳定合作。而依靠先进的芯片定制开发能力和丰富的量产经验，牛芯半导体为客户提供可靠的芯片定制化完整解决方案和设计服务解决方案，支持spec导入、RTL/netlist导入、流片、封装、测试，量产全流程。在最终交付阶段，基于多家晶圆代工厂及封测资源，牛芯半导体支持GDS/Wafer/Chip等多种灵活的交付方式，并能为客户提供全面的技术支持服务，全方位有力保证产品快速量产。
近年来国产接口IP产业成绩喜人，但继续积极应对并攻克高速率、大带宽以及提升兼容性的挑战，对未来国产接口IP产业逐步接近乃至赶超国际先进水平、实现长久可持续发展至关重要。而牛芯半导体将凭借其多年积累的芯片设计和量产经验，在接口IP领域长线作战、矢志前行，为国内半导体自主可控发挥稳固的“桥梁”作用。