AI算力狂飙，EUV光刻技术挑战极限
来源：爱集微 时间：2025-3-10
用于支持一切人工智能（AI）先进节点芯片的需求快速增长，给该行业满足需求的能力带来了压力。
从支持大语言模型的超大规模数据中心，到智能手机、物联网设备和自主系统中的边缘AI，各种应用对尖端半导体的需求都在加速增长。但制造这些芯片严重依赖极紫外（EUV）光刻技术，这已成为扩大生产的最大障碍之一。自2019年首批商用EUV芯片下线以来，设备、掩模生成和光刻胶技术的稳步改进使该技术趋于稳定。尽管产量正在提高，但仍落后于更成熟的光刻技术。
工艺稳定性需要不断警惕和微调。就EUV而言，它还需要在发电、设备和耗材方面进行大量投资。如今，这些成本仍然是广泛采用的障碍。但该行业并没有停滞不前。目前正在进行密集的研究和开发工作，目标涉及从新型光刻胶材料和更强大的光源到先进的掩模写入器和复杂的AI驱动工艺控制等各个方面。
“晶圆厂的生产力取决于多种因素——产量、工艺效率和准确的图案转移，”Irresistible Materials首席执行官Dinesh Bettadapur表示，“减少曝光剂量、提高光刻胶灵敏度和减少缺陷都是让EUV规模化更具成本效益的关键因素。”
AI需求曲线转为垂直
对先进节点半导体的需求不断增长，正在重塑行业。AI工作负载、高带宽存储器（HBM）以及下一代移动和计算设备都在推动向更精细工艺节点的转变。每次迭代都需要使用EUV的更复杂的制造技术，而High NA（高数值孔径）EUV正成为1.8nm及以下节点大批量生产的唯一可行途径。
AI加速器、大型GPU和高性能CPU需要更小的晶体管来最大限度地提高功率效率和计算密度。英伟达、AMD和英特尔的尖端AI芯片已经依赖于EUV制造的5nm和3nm工艺节点，而向2nm GAA（全环绕栅极）晶体管的转变将进一步增加对EUV功能的需求。
HBM生产的某些方面也是如此，三星、美光和SK海力士正在有选择地部署EUV，主要用于逻辑和外围电路，而不是存储单元阵列本身。虽然EUV有助于提高HBM堆栈的密度和图案化精度，但深紫外（DUV）光刻仍然在核心存储层中占主导地位。然而，随着AI工作负载的扩大，对超高带宽内存的需求也将随之扩大，这使得支持EUV的HBM组件变得越来越重要。
HJL Lithography首席光刻师Harry Levinson说，“如果你要制造晶体管数量非常多的设备，那么你需要尽可能地缩小尺寸。EUV的市场将针对晶体管数量最多的芯片。当然，‘数量多’的标准会随着时间的推移而变化，但如今，AI加速器、GPU和移动处理器都在突破这些极限。”
除了AI和HBM，用于5G、自主系统和边缘计算的下一代逻辑器件也将需要EUV在某些关键层上的分辨率优势。根本挑战在于，尽管市场对AI芯片的需求呈指数级增长，但能够生产基于EUV的芯片的晶圆厂数量仍然有限。
目前，只有全球只有五家半导体制造商在大规模生产中使用EUV——台积电、三星、英特尔、SK海力士和美光。这些公司共同生产所有5nm逻辑和存储产品，将EUV能力集中在少数几家公司手中。
日本的Rapidus晶圆代工厂创企正在成为该市场的第六大参与者。该联盟由八家成员组成，包括丰田、索尼、三菱日联银行、NTT（日本电话电报公司）、日本电装、铠侠、NEC和软银，他们在位于日本北海道的IIM-1晶圆厂安装了ASML的NXE:3800EEUV光刻机，计划于2027年开始量产。
尽管如此，EUV的机会仍然有限。“真正的问题不是EUV是否有效——它确实有效，”新思科技（Synopsys）首席工程师Larry Melvin说，“挑战在于最大的参与者之外的晶圆厂是否能够证明成本是合理的。掩模技术、光刻胶化学和光刻机效率的每一次改进都有帮助，但如果没有设备和运营费用的根本性降低，EUV仍将仅限于少数厂商。”
先进节点芯片需求的不断增长已经超过了EUV产能，荷兰光刻机厂商ASML难以满足订单需求。台积电的美国亚利桑那州晶圆厂、英特尔的美国和爱尔兰扩建项目以及三星的美国得克萨斯州晶圆厂项目都需要更多的EUV产能才能实现2025年和2026年的量产目标。这些扩建项目将进一步加剧供需缺口。
预计未来5到7年内，AI芯片市场规模将增长至目前规模的至少10倍。台积电2nm工艺的订单积压已延续到2026年。
EUV设备瓶颈
作为EUV光刻机的唯一供应商，ASML一直在努力满足需求，但多年的订单积压继续限制新EUV生产线的扩张。ASML最先进的芯片制造设备，如NXE:3800E和即将推出的EXE:5000 High NA系统，已经提前数年分配给领先的半导体制造商。随着对AI芯片、HBM和先进移动处理器的需求呈指数级增长，现有的EUV生产线面临着巨大的压力，需要提高产量、良率和整体效率，以弥补行业受限的扩展能力。
政府支持的研究中心正在介入，以帮助弥补这一差距。比利时的imec（微电子研究中心）和美国纽约州奥尔巴尼《芯片法案》资助的EUV加速器等设施专注于推动EUV掩模技术、工艺控制和抗蚀剂化学的发展，以提高产量并降低每片晶圆的成本。imec在测试和验证下一代掩模材料方面发挥了核心作用，这些材料可以提高特征分辨率，同时减少随机缺陷。
EUV加速器由美国联邦政府投资8.25亿美元支持，提供尖端EUV工具和研究平台，以加速制造和行业采用。这些努力与私营部门的研发相结合，旨在攻克关键技术障碍，这些障碍继续使EUV成为一项昂贵而复杂的工艺。
由于EUV的使用和成本限制，许多处于领先地位的晶圆厂正在转向创造性的光刻策略以保持竞争力。混合光刻—EUV仅用于最关键层，而193nm ArF、ArF浸润和KrF（248nm）光刻机可处理要求较低的功能—已成为标准。多重图案化技术（例如双重和四重图案化）已将DUV的处理范围远远超出其初始能力，使晶圆厂无需进行EUV投资即可生产更小尺寸的芯片。此外，一些公司正在探索纳米压印光刻（NIL）和特定层的自组装图案化，这些技术可以提供成本或分辨率优势。
Harry Levinson表示：“尽管EUV光刻技术在先进节点的关键层中得到了广泛应用，但248nm和193nm光刻技术仍然在广泛使用，甚至在前沿领域，也用于非关键逻辑层、NAND闪存以及通过多重图案化实现的一些窄间距层。工艺控制和掩模技术的创新使DUV仍然是许多层的可行选择，为晶圆厂提供了一种经济高效的方式来扩展现有工具，而不是将所有工具都转换为EUV。”
展望未来，EUV和High NA EUV无疑将推动先进节点半导体制造的发展，但即使EUV技术达到了成本和技术改进的门槛，证明了更广泛的行业应用，替代光刻方法仍将继续发挥关键作用。
EUV光刻技术面临的最持久的技术挑战之一是掩模基础设施。与使用透射式掩模的传统DUV光刻技术不同，EUV掩模是反射式的，这一根本性转变带来了许多新的故障模式。即使是微小的缺陷也会扭曲反射光，导致灾难性的图案化故障，从而增加缺陷率并降低产量。
为了缓解这些问题，研究人员正在改进多光束掩模写入器、高透明度薄膜，并努力实现无缺陷掩模版。多光束电子束掩模写入技术已经产生重大影响，减少了创建高精度、无缺陷掩模所需的时间。传统的单光束掩模写入器速度慢且容易出现图案错误，但多光束系统使用数千条平行电子束来加速生产，同时保持亚纳米精度。
薄膜技术（即掩模上的保护层）也取得显著的进步。早期的EUV薄膜非常脆弱，传输效率低，降低了光刻机的生产率。新型碳基薄膜显著提高热稳定性和传输率，延长掩模的使用寿命，且不会发生性能下降。这反过来又减少了频繁更换掩模的需要，更换掩模是一个昂贵且耗时的过程。此外，它还提高了晶圆之间的一致性。
“大部分成本（大约每片掩模版10万美元）是由产量决定的，”Harry Levinson说，“产量一直在提高，但成本价格仍然很高，因为掩模版制造商正在大力投资增加生产能力以满足客户需求。在某个时候，现有的客户群将饱和。但就目前而言，成本仍然很高。”
掩模耐久性、图案保真度和整体缺陷控制方面的进步有助于晶圆厂将EUV产量推向与更成熟的DUV技术相当的水平，但掩模成本仍然是一项沉重的财务负担。该行业正在积极努力应对这些经济和技术挑战。
上一篇: 微软、亚马逊、英伟达敦促特朗普政府放宽AI芯片出口管制 下一篇: 宁德时代进军芯片市场 领投国产IC设计公司思朗科技